• IIANews微官網
    掃描二維碼 進入微官網
    IIANews微信
    掃描二維碼 關注微信
    移動客戶端
  • English
2020第二屆中國智能展覽會
嵌入式系統

MathWorks 通過 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗證速度

  2020年03月02日  

  MathWorks 今天宣布,HDL Verifier 從現已上市的 Release 2019b 開始提供對 Universal Verification Methodology (UVM) 的支持。HDL Verifier 能夠讓開發 FPGA 和 ASIC 設計的設計驗證工程師直接從 Simulink 模型生成 UVM 組件和測試平臺,并在支持 UVM 的仿真器(比如來自 Synopsys、Cadence 和 Mentor 的仿真器)中使用這些組件和測試平臺。

  Wilson Research Group 的一項最近研究發現,48% 的 FPGA 設計項目和 71% 的 ASIC 設計項目依賴 UVM 進行設計驗證。通常,算法開發人員和系統架構師在 MATLAB 和 Simulink 中開發新算法內容。然后,設計驗證(DV)工程師在為 RTL 測試平臺手工編寫代碼時使用 MATLAB 和 Simulink 模型作為參考,這一過程極其耗時。現在借助 HDL Verifier,DV 工程師可以從已經在 Simulink 中開發的系統級模型自動生成 UVM 組件,如序列或記分板。在為諸如無線通信、嵌入式視覺和控制等應用中使用的 ASIC 和 FPGA 設計而開發測試平臺時,此方法可以減少驗證工程師所花費的時間。

  "借助 Simulink,我們在手工編寫生產 UVM 測試平臺、測試序列和記分板上花費的時間可以減少大約 50%,從而有更多時間專注于突破性創新應用。"Allegro MicroSystems 的 ASIC 開發經理 Khalid Chishti 說,"我們針對汽車應用設計的 ASIC 依賴 UVM 進行生產驗證,為這些設備開發算法曾是一項繁瑣的任務,而 MATLAB 和 Simulink 對此進行了簡化。"

  HDL Verifier 增添了一些新功能,例如,從 MATLAB 和 Simulink 中生成 UVM 組件、SystemVerilog 斷言和 SystemVerilog DPI 組件,現在可向負責 ASIC 和 FPGA 生產驗證的設計驗證團隊提供更多擴展性支持。這些設計驗證團隊原本通過在 SystemVerilog 中手工編寫代碼,進而在 HDL 仿真器中開發嚴格測試平臺,現在,他們能夠從現有 MATLAB 和 Simulink 模型直接生成驗證組件,并重用這些模型加快創建生產驗證環境的速度。

  "根據 Wilson Research 和 Mentor Graphics 的 2018 年功能驗證研究,DV 工程師在開發測試平臺中花費在 ASIC 和 FPGA 項目上的時間,大約占他們工作時間的五分之一。"MathWorks 首席 HDL 產品營銷經理 Eric Cigan 說,"HDL Verifier 能夠從現有 MATLAB 和 Simulink 模型生成 UVM 和 SystemVerilog DPI 組件,不僅可以提高 DV 工程師的生產效率,而且會增進系統架構師、硬件設計師與 DV 工程師之間的合作。"

圖示:HDL Verifier從Simulink模型生成UVM組件?MathWorks

標簽:MathWorks UVM我要反饋
最新視頻
自動化學院 | 與富澤克行總代表的深度訪談   
采訪 | 萬可PRO 2電源穩定性   
世強
MIR自主移動機器人
福祿克
禹衡光學
專題報道
2020第二屆中國智能展覽會
2020第二屆中國智能展覽會 2020年4月16日,由智能網聯合國際工業自動化、造車網共同打造的“線上云展”——2020第二屆中國智能展覽會正式上線。本季展會為期10天,繼續圍繞“智能領跑,無限未來”的主題打造七大虛擬展廳,以強大的科技核心本源為參展商、投資商與展會觀眾之間筑建持續暢通的信息橋梁,助力中國制造業新的增長。
企業通訊
菲尼克斯打印機組合方案
菲尼克斯打印機組合方案

菲尼克斯提供全面的工業標識打印機,作為標識產品的打印平臺。打印機采用不同的打印技術:熱轉印、噴墨打印,滿足不同標識產品、

3分鐘了解 TI LED 驅動器功能和選型
3分鐘了解 TI LED 驅動器功能和選型

LED 功能剖析及 TI LED 驅動器選型指南。

在線會議

社區

今天喜乐彩中奖查询